Addierer in der Digitaltech nik April 2010 Inhaltsverzeichnis­ 1. Halbaddierer Herleitung und Aufbau einer logischen Schaltung zur addition von zwei einstelligen Dua
Handzettel – CPU (Geschichte – Gegenwart - Zukunft) 1. Merkmale 1.1. Sockel : - CPU wird auf einen Sockel im Mainboard gesteckt - Sockel sichert mechanischen Halt und elektr. Kontakt mit dem
Erörterung: Schränkt das Internet unsere Privatsphäre ein? Beinahe jeder in der heutigen Gesellschaft nutzt das Internet. Sei es zur Informationsbescha­ffung, oder nur zum Zeitvertreib. Bekannt is
• Click on download to get complete and readable text • This is a free of charge document sharing network • First upload your own document, and you get a word document per email • No registration necessary, gratis
Swap homeworks and notes at no charge!
Gratis scripts for students and pupils!
-Spezieller
§Rambus
Inline Memory Modul (RIMM)
-Sind
mit RD-Bausteinen bestückt
-Arbeitet mit 16
Datenleitungen, auf denen auf jeder Taktflanke Daten übertragen werden können
DDR-Transfer)
-Taktfrequenz 400
MHz
3.Erläutern Sie den Begriff
DDR!
·DDR heißt Double
Data Rate (doppelter Datensatz)
·Datenübertragung
erfolgt auf der positiven und der negativen Flanke des Taktsignals
4.Notieren Sie die
Aktuellen Kennwerte 3 moderner Speicherarten in einer Tabelle und erläutern Sie
diese!
Grafiken wurden automatisiert entfernt
Timing
Zugriffszeit auf RAM-Speicherzellen
wird maßgeblich von folgenden Faktoren bestimmt:
Die Einstellung der Faktoren CAS
Latency, Row-to-Column Delay und Precharge Delay bezeichnet man als
Speicher-Timing.
ØRAS-to-CAS Delay
·Ansteuerung einer
Speicherzelle erfolgt über eine Zeilen- und eine Spaltenadresse
·Zur
Anschlusseinsparung werden heutzutage beide Adressen hintereinander über
gleiche Leitung des Adressbusses übermittelt (erst Zeilenadresse, dann
Spaltenadresse
·Adressen liegen
einige Taktzyklen auseinander , um sie eindeutig voneinander unterscheiden zu
können
ØCAS Latency
·Nach Übermittlung
der beiden Adressen vergehen weitere Taktzyklen bevor der Inhalt der
entsprechenden Speicherzelle an den Datenleitungen anliegt
• Click on download to get complete and readable text • This is a free of charge document sharing network • First upload your own document, and you get a word document per email • No registration necessary, gratis
Swap homeworks and notes at no charge!
Gratis scripts for students and pupils!
- Aufgrund endlicher
Ausbreitungsgeschwindigkeit elektrischer Signale sowie der Reaktionszeit
elektronischer Komponenten sind der Entwicklung (Verkürzung der Faktoren)
physikalischen Grenzen gesetzt.
- Timing ist abhängig vom verwendeten
Speichertyp und kann meist im Bios eingestellt werden (manuell oder Automatisch
erkennen lassen)
- Änderungen des Timings führen meist
zu unkontrollierten Systemabstürzen
- Einstellung eines optimalen
Speichertimings erfolgt automatisch auf den Wert By SPD (Serial Presence Detect
-> Reihe Anwesenheit erfassen)
- Verwendung von neuen Speichertypen
mit anderem Timing setzt voraus das siese vom Bios und Motherboard untrstützt
werden
Paritätsprüfung
ist ein Prüfverfahren mit dessen man Fehler bei Datenübertragungen erkennen
kann. Paritätsprüfungen setzt man beim Arbeitsspeicher und bei Festplatten ein.
Sinn
und Zweck ist es dabei zu verhindern dass der Rechner mit fehlerhaften Daten
arbeitet. Bei der Paritätsprüfung wird nur erkannt, dass ein Fehler
vorliegt und dann der Rechner angehalten.
Eine
Korrektur der fehlerhaften Daten kann nicht erfolgen. Die Korrektur erfolgt
bei der Weiterentwicklung, dem ECC (Error Checking and Correcting).
Dabei wird beim Speicher intern durch ein Prüfverfahren erkannt wie der
Speicherwert lauten müsste und dann korrigiert.
Sollte
der Schaden zu schwer sein und eine Korrektur nicht mehr möglich sein, so wird
wie bei der Paritätsprüfung der Rechner angehalten.
Page 1 of 1
swopdoc.com ist not responsible for the content of this text provided by third parties